ModelSim SE最新版

ModelSim SE 10.4是（shì）由（yóu）Mentor公司推出的一款HDL語言仿真軟（ruǎn）件（jiàn）。軟件功能強大，是同類軟件中最優秀的一款，有需要此（cǐ）軟件的（de）用戶快來綠色資源網下載吧。

ModelSim SE軟件（jiàn）簡介：

Modelsim是一款專（zhuān）業的HDL語言（yán）仿真軟件。其為用戶提（tí）供了一套完善的仿真環境，能夠幫助廣大開發人員實現混合（hé）仿真，與此同時，其（qí）還具備項目（mù）管理、SystemVerilog設計、編譯等多種強大的功能，深（shēn）受用戶的青睞。

該版本全麵支（zhī）持VHDL和Verilog語言的IEEE 標準，支持C/C++功能調用和調試e-level）的代碼。

Modelsim能提供友好的仿（fǎng）真環境還有業界唯一的單內核支持VHDL和Verilog混合仿真的仿（fǎng）真器，采用直接優化的編譯技術、TCL/Tk技術和單一內核仿真技術，編譯仿真速度快，編譯的代碼與平台無關（guān），便於保護IP核，個性化的圖形界麵和用（yòng）戶接口，為用戶（hù）加快調錯提供強有力的手段，是FPGA/ASIC設計的首選仿真軟件

ModelSim SE功能特色：

RTL和門級優（yōu）化，本地編譯結構，編（biān）譯仿真速度快，跨平台（tái）跨版本仿真（zhēn）；

單內核VHDL和Verilog混（hún）合仿真；

源代碼模版和助手，項目管理；

集成了性能分析（xī）、波形比較、代碼覆蓋、數據流ChaseX、Signal Spy、虛擬對象Virtual Object、Memory窗口、Assertion窗口、源碼窗口顯示信號值、信（xìn）號條件斷點等眾多調試功能；

C和Tcl/Tk接（jiē）口，C調試；

對SystemC的（de）直接支持，和HDL任意混合；

支持SystemVerilog的設計功能；

對（duì）係統級描述語言的最全麵支持，SystemVerilog，SystemC，PSL；

ASIC Sign off。

可以單獨或同時進行行為（behavioral）、RTL級、和門級（gate-level）的代碼。